为什么单片机管脚设计成低电平才有效?

-回复 -浏览
楼主 2018-06-26 05:56:25
举报 只看此人 收藏本贴 楼主

这是由常用的电路结构所决定的,低电平时电路往往有较高电平时更低的环路阻抗,而低阻抗则意味着抗干扰能力更强。

结合实际讲一个有用的例子来加深印象:

有的同学可能已经学习了这样的一条PCB布线规则:在条件许可的情况下,高电平有效线要尽量缩短,低电平有效的线则尽量延长。这一条规则的存在基础就是基于低电平时环路阻抗比较低,抗干扰能力比较强才起来的。

如OC或OD电路要控制一个电平就是通过它这个开关的通断来实现的。

有在上拉电阻的情况下,开关接通,得低电平;开关切断,得高电平。这样,为了防止电路失控的情况下仍然是有效电平,那么当然是低电平有效才更“保险”了。结构上,象OC电路那样,由于集电极更难击穿,所以,也更不容易损坏。

对于其它图腾柱输出的电路,虽然0和1都有同样的风险,但应用中还是有人愿意加一个上拉电阻,以取得类似OC或OD输出的效果。至于为什么不采用下拉电阻而用上拉电阻,大家也可以分析一下。

另一个方面是OC或OD输出的电路,使用上拉电阻后具有节能的效果。因为关断后它是具有获得高电平时的电流几乎为0。

出处:http://bbs.elecfans.com/jishu_1382915_1_1.html

MCU开发加油站

关注MCU开发最新资讯及相关技术应用,交流MCU创新设计心得、与MCU开发达人结网同行!

我要推荐
转发到